7.4 Adder–Subtractor
Adder adalah komponen elektronika digital yang dipakai untuk menjumlahkan dua buah angka (desimal) menggunakan sistem bilangan biner. Dalam komputer dan mikroprosesor.
Adder biasanya berada di bagian ALU (Arithmetic Logic Unit). Sistem bilangan yang dipakai dalam proses penjumlahan, selain bilangan biner, juga bilangan complement untuk bilangan negatif serta bilangan BCD (binary-coded decimal), dan excess-3. Jika sistem bilangan yang dipakai adalah 2’s (biner complement), maka proses operasi penjumlahan dan operasi pengurangan akan sangat mudah dilakukan.
Rangkaian Parallel Adder adalah rangkaian penjumlah dari dua bilangan (entah itu oktal, desimal atau hexadesimal) yang telah dikonversikan ke dalam bentuk biner. Contoh anggap saja ada dua buah register A dan B, masing-masing register terdiri dari 4 bit, sehingga bisa kita definisikan sebagai berikut : A3A2A1A0 dan B3B2B1B0 [biner].
Rangkaian Parallel Adder terdiri dari Sebuah Half Adder (HA) pada Least Significant Bit (LSB) dari masing-masing input dan beberapa Full Adder pada bit-bit berikutnya. Prinsip kerja dari Parallel Adder adalah sebagai berikut : penjumlahan dilakukan mulai dari LSB-nya. Jika hasil penjumlahan adalah bilangan desimal “2” atau lebih, maka bit kelebihannya disimpan pada Cout, sedangkan bit di bawahnya akan dikeluarkan pada Ó. Begitu seterusnya menuju ke Most Significant Bit (MSB)nya.
.png)
3. Logicprobe
4. Logicstate
7.4 Penambah-Pengurang
Pengurangan dua bilangan biner dapat dilakukan dengan menambahkan komplemen 2 dari pengurangan ke minuend dan mengabaikan carry akhir, jika ada. Jika bit MSB pada hasil penjumlahan bernilai ‘0’, maka hasil penjumlahan tersebut adalah jawaban yang benar. Jika bit MSB adalah '1', ini berarti bahwa jawabannya memiliki tanda negatif. Besaran sebenarnya dalam hal ini diberikan oleh komplemen 2 dari hasil penjumlahan.
Gambar 7.19 menunjukkan salah satu susunan perangkat keras tersebut. Dilihat dari bagaimana ini dapat digunakan untuk melakukan pengurangan dua bilangan biner empat bit. Jika dilihat dari dekat, diagram akan mengungkapkan bahwa itu adalah pengaturan perangkat keras untuk penambah biner empat-bit, dengan pengecualian bahwa bit dari salah satu bilangan biner diumpankan melalui inverter terkontrol. Input kontrol di sini disebut sebagai input SUB. Ketika input SUB dalam keadaan logika '0', empat bit bilangan biner (B3 B2 B1 B0 diteruskan sedemikian rupa ke input B dari penambah penuh yang sesuai. Keluaran dari penambah penuh dalam kasus ini memberikan hasil penjumlahan dua angka. Ketika input SUB dalam keadaan logika '1', empat bit dari salah satu angka, (B3 B2 B1 B0 dalam kasus ini, dapatkan komplemen. Jika '1' yang sama juga dimasukkan ke CARRY-IN dari penambah penuh LSB, yang akhirnya kita capai adalah penambahan komplemen 2 dan bukan komplemen 1. Jadi, dalam susunan penambah pada Gambar 7.19, pada dasarnya kita menambahkan komplemen 2 dari (B3 B2 B1 B0 ke (A3 A2 A1 A0. Keluaran dari full adder dalam hal ini memberikan hasil pengurangan dari kedua bilangan tersebut. Susunan yang ditunjukkan mencapai A−B. Carry terakhir (CARRY-OUT dari MSB full adder) diabaikan jika itu tidak ditampilkan.
Untuk menerapkan penambah-pengurang delapan bit, kita akan membutuhkan delapan penambah penuh dan delapan gerbang EX-OR dua masukan. Penambah penuh empat-bit dan gerbang EX-OR dua-input quad tersedia secara individual dalam bentuk sirkuit terpadu. Sebuah penambah empat-bit yang umum digunakan dalam keluarga TTL adalah tipe nomor 7483. Juga, tipe nomor 7486 adalah gerbang EX-OR dua-input quad dalam keluarga TTL.
), dan pada bagian devices klik 'P'.
)
) pada bagian kiri bawah aplikasi untuk menjalankan rangkaian simulasi..png)
Komentar
Posting Komentar