Tugas Pendahuluan 1
Modul 1
a. Percobaan 1 Kondisi 7
Buatlah sebuah rangkaian lengkap yang memuat 2 gerbang NAND dengan 3 input dan 4 input, kemudian gerbang OR dengan 3 dan 4 input,kemudian 1 gerbang XOR dan 1 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 4 saklar SPDT.
4. Video
5. Prinsip Kerja
Rangkaian terdiri dari 2 gerbang NAND yaitu gerbang NAND 3 input dan gerbang NAND 4 input kemudian gerbang OR 3 input dan 4 input, 1 gerbang XOR serta 1 gerbang XNOR. Pada rangkaian ini input awal yang digunakan yaitu 4 buah saklar SPDT dengan output akhir keseluruhan rangkaian menggunakan logicprobe.
Pada rangakaian di atas terdapat 4 saklar SPDT sebagai input awal dari rangkaian tersebut yaitu saklar 1 terhubung ke kaki 1 U1 (NAND gate 3 input) dan ke kaki 1 U2 (NAND gate 4 input). Saklar 2 terhbung ke kaki 2 U1 dan U2. Saklar 3 terhubung ke kaki 3 U1 dan U2. Sedangkan saklar 4 terhubung ke kaki 4 U2(NAND gate 4 input) .
Pada saat ke empat saklar berlogika 1:1:1:1 maka input pada NAND gate 3 input yaitu berlogika 1:1:1 sehingga menghasilkan output 0 dan pada input pada NAND gate 4 input yaitu berlogika 1:1:1:1 sehingga menghasilkan output 0.
Pada AND menggunakan prinsip perkalian, dimana pada saat inputnya 1:1:1 , maka satu dikalikan satu hasilnya satu, dikarnakan NOT AND maka output yg dihasilkan adalah 0. Sesuai juga dengan table kebenaran dari NAND gate yaitu output NAND gate akan berlogika 1 jika terdapat logika 0 pada inputnya dan outputnya akan berlogika 0 jika semua inputnya berlogika 1.
Output dari U1 yang berlogika 0 dihubungkan ke kaki 1, 2 U3(OR gate 4 input) dan ke kaki 1,2 U3 (OR gate 3 input) sedangakan output U5 dihubungkan ke kaki 4,5 U4(OR gate 4 input) dank e kaki U4(OR gate 3 input). Sehingga input dari U3 yaitu berlogika 0:0:0:0 dan menghasilkan output berlogika 0. Sedangkan input pada U4 yaitu berlogika 0:0:0 dan juga menghasilkan output berlogika 0.
Pada OR menggunakan prinsip penjumlahan, dimana saat input 0:0:0:0, maka nol ditambahkan nol maka hasilnya nol. Sesuai juga dengan table kebenaran dari OR gate bahwa gerbang OR akan menghasilkan keluaran (Output) 1 jika salah satu dari masukan (Input) bernilai logika 1 dan jika ingin menghasilkan keluaran (Output) logika 0, maka semua masukan (Input) harus bernilai logika 0.
Kemudian output dari U3(OR gate 4 input) dan U4(OR gate 3 input) dihubungkan ke kaki 1 dan 2 XOR gate 2 input dengan input pada XOR gate berlogika 0:0 sehingga output dihasilkan dari XOR gate yaitu berlogika 0.
Pada XOR menggunakan prinsip ganjil genap, dimana saat genap output yang dihasilkan adalah 0, sebaliknya saat ganjil output yang dihasilkan satu. Sesuai dengan table kebenaran XOR gate yaitu gerbang X-OR akan menghasilkan keluaran (Output) logika 1 jika semua masukan-masukannya (Input) mempunyai nilai logika yang berbeda. Jika nilai logika Inputnya sama, maka akan memberikan hasil Keluaran Logika 0.
Lalu output dari U3 dan U6 dihubungkan ke kaki 1 dan 2 XNOR gate dengan input pada XNOR gate yaitu berlogika 0:0 sehingga output akhir yang dihasilkan yaitu berlogika 1
Pada XNOR menggunakan prinsip ganjil genap, dimana saat genap output yang dihasilkan adalah satu, sebaliknya saat ganjil output yang dihasilkan adalah nol. Sesuai dengan table kebenaran dari XNOR gate bahwa prinsip kerja XNOR gate yaitu Output XNOR gate akan berlogika 1 jika semua input berlogika sama yaitu 1:1 atau 0:0 .
Komentar
Posting Komentar