Tugas Pendahuluan 1
1. Kondisi
Percobaan 1 kondisi 13
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar padapercobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1,B6=clock.
2. Gambar Rangkaian
3. Simulasi Rangkaian
4. Vidio
5. Prinsip kerja
Sebuah J-K flip flop dan D flip flop dihubungkan ke empat saklar dan 1 buah clock . Saklar SW-SPDT dihubungkan ke power untuk logika 1 dan dihubungkan ke ground untuk logika 0. Pada J-K flip flop, B1 dihubungkan ke kaki input S, B2 dihubungkan ke kaki input J, Clock dihubungkan ke kaki input CLK, B4 dihubungkan ke kaki input K dan B0 dihubungkan ke kaki input R. Pada J-K flip-flop terdapat kaki R-S berlogika 1 dimana kaki R-S pada IC aktiflow sehingga kaki R-S tidak aktif . Input CLK akan aktif jika berlogika 0 (active Low). Kaki input J berlogika 0 sedangkan input K berlogika 1,
Pada D-flip flop kaki input S dihubungkan ke B1, kaki input R dihubungkan ke B0, kaki input D dihubungkan ke B5 dan kaki input CLK dihubungkan ke clock. Kaki input R-S active low ,pada rangkaian berlogika 1 sehingga R-S tidak aktif. Kaki input D berlogika 1, sehingga output Q berlogika 1 dan Q' berlogika 0. .
Komentar
Posting Komentar