Laporan Praktikum 1
1. Jurnal Praktikum
Ada beberapa alat dan bahan yg digunakan
5. Switch (SW-SPDT)
7. Logicprobe
3. Rangkaian Simulasi
4. Prinsip Kerja
Pada rangkaian terdapat 4 buah JK flip-flop, dimana pada semua JK flipflop kaki input CLK dihubungkan pada gerbang AND yang diinput dengan clock dan B2, kemudian kaki J dihubungkan ke output Q JK setelahnya, kaki inputan K dihubungkan ke kaki output Q complement JK setelahnya, kemudia inputan S dihubungkan ke complement dari saklarnya dan inputan R dihubungkan ke B0
Pada saat B3-B6 diberikan logika 0 kemudian B0,B2 diberi logika 1 dan dimasukan kan input pada B1 maka output akan keluar secara berurutan sesuai yg dimasukan, kemudia saat B3-B6 diberikan logika 0 kemudian B0 diberi logika 1 dan dimasukan kan input B1 setelah output dimasukan kemudia B2 diberikan logika 0 maka output akan keluar secara serentak. kemudian saat B1 diberikan logika 0 , B2,B0 diberi logika 1, dimasukan input pada B3-B6 secara serentak kemudian Output akan keluar secara berurutan. kemudian saat B0 diberi logika 1 dan B1,B2 diberikan logika 0, dimasukan inputan secar aserentak pada B3-B6 dan output akan keluar secara serentak juga.
5. Vidio Rangkaian
6. Analisa dan Pembahasan
Analisa percobaan 1
1. Analisa Output yang dihasilkan tiap tiap kondisi
Jawab :
Pada Kondisi pertama yaitu rangkaian SISO dimana input dimasukkan secara bergantian dan output juga keluar secara bergantian.
Pada konidis kedua yaitu rangkaian SIPO dimana input dimasukan secara bergantian dan Output akan keluar secara bersamaan atau serentak.
Pada Kondisi ketiga yaitu rangkaian PISO dimana input dimasukkan secara serentak dan output juga keluar secara bergantian
Pada konidis keemnpat yaitu rangkaian PIPO dimana input dimasukan secara serentak dan Output akan keluar juga secara bersamaan atau serentak.
2. Jika gerbang AND pada rangkaian di hapus, sumber clock dihubungkan langsung ke Flip flop, bandingkan output yang didapatkan
Jawab :
Pada gerbang AND menggunakan prinsip perkalian. Pada rangkaian genrbang AND dihubungkan dengan clock sehingg memiliki 2 kondisi yaitu 1 dan 0 sehingga pada saat gerbang AND dihapus maka output yang dihasilkan akan tetap sama.
7. Link Download
Link HTML : Download
Link Gambar Rangkaian : Download
Link Vidio Simulasi : Download
Link datasheet 74111 : Download
Komentar
Posting Komentar